国家自然科学基金(60376024) 作品数:21 被引量:41 H指数:4 相关作者: 郝跃 马晓华 朱志炜 曹艳荣 陈海峰 更多>> 相关机构: 西安电子科技大学 四川大学 中国科学院微电子研究所 更多>> 发文基金: 国家自然科学基金 国家高技术研究发展计划 国家教育部博士点基金 更多>> 相关领域: 电子电信 理学 自动化与计算机技术 机械工程 更多>>
适用于深亚微米NMOSFET ESD效应的非本地传输模型 被引量:2 2006年 分析了深亚微米NMOSFET在ESD应力下的非本地传输特性,分析说明了速度过冲效应可以增大漏端电流,改变器件特性.NMOSFET能量弛豫时间与器件中该点的电场、载流子速度和载流子能量密切相关,从而不能再近似为一个常数.利用蒙特卡罗仿真方法得到电子能量弛豫时间和电子高场迁移率与电子能量的关系表达式,并使用上述模型进行了ESD器件仿真,与实验结果的对比显示,使用该能量弛豫时间模型和高场迁移率模型可以得到准确的器件I-V曲线. 朱志炜 郝跃 张金凤 方建平 刘红侠关键词:静电放电 速度过冲 Fabrication and characterization of groove-gate MOSFETs based on a self-aligned CMOS process 被引量:1 2006年 N and P-channel groove-gate MOSFETs based on a self-aligned CMOS process have been fabricated and characterized. For the devices with channel length of 140nm, the measured drain induced barrier lowering (DIBL) was 66mV/V for n-MOSFETs and 82mV/V for p-MOSFETs. The substrate current of a groove-gate n-MOSFET was 150 times less than that of a conventional planar n-MOSFET, These results demonstrate that groove-gate MOSFETs have excellent capabilities in suppressing short-channel effects. It is worth emphasizing that our groove-gate MOSFET devices are fabricated by using a simple process flow, with the potential of fabricating devices in the sub-100nm range. 马晓华 郝跃 孙宝刚 高海霞 任红霞 张进城 张金凤 张晓菊 张卫东关键词:SELF-ALIGNED DIBL 90nm pMOSFETs NBTI退化模型及相关机理(英文) 被引量:2 2007年 对90nm pMOSFETs在不同温度及栅压应力下的NBTI效应进行了研究,从而提出了90nm pMOSFETs NBTI退化对时间t、温度T及栅压应力Vg的模型.时间模型及温度模型与过去研究所提出的模型相似,但是关键参数有所改变.栅压应力模型遵循双对数关系,这与传统的单对数栅压应力模型不同.将较低的栅压应力也考虑在内时,双对数栅压应力模型较单对数栅压应力模型更为准确. 曹艳荣 马晓华 郝跃 于磊 朱志炜 陈海峰关键词:NBTI PMOSFETS Snapback应力引起的90nm NMOSFET’s栅氧化层损伤研究 被引量:5 2007年 实验结果发现突发击穿(snapback),偏置下雪崩热空穴注入NMOSFET栅氧化层,产生界面态,同时空穴会陷落在氧化层中.由于栅氧化层很薄,陷落的空穴会与隧穿入氧化层中的电子复合形成大量中性电子陷阱,使得栅隧穿电流不断增大.这些氧化层电子陷阱俘获电子后带负电,引起阈值电压增大、亚阈值电流减小.关态漏泄漏电流的退化分两个阶段:第一阶段亚阈值电流是主要成分,第二阶段栅电流是主要成分.在预加热电子(HE)应力后,HE产生的界面陷阱在snapback应力期间可以屏蔽雪崩热空穴注入栅氧化层,使器件snapback开态和关态特性退化变小. 朱志炜 郝跃 马晓华 曹艳荣 刘红侠关键词:软击穿 超薄栅下LDD nMOSFET器件GIDL应力下退化特性 被引量:6 2007年 对1.4nm超薄栅LDDnMOSFET器件栅致漏极泄漏GIDL(gate-induced drainleakage)应力下的阈值电压退化进行了研究.GIDL应力中热空穴注进LDD区界面处并产生界面态,这导致器件的阈值电压变大.相同栅漏电压VDG下的不同GIDL应力后阈值电压退化量的对数与应力VD/VDG的比值成正比.漏偏压VD不变的不同GIDL应力后阈值电压退化随着应力中栅电压的增大而增大,相同栅偏压VG下的不同GIDL应力后阈值电压退化也随着应力中漏电压的增大而增大,这两种应力情形下退化量在半对数坐标下与应力中变化的电压的倒数成线性关系,它们退化斜率的绝对值分别为0.76和13.5.实验发现器件退化随着应力过程中的漏电压变化远大于随着应力过程中栅电压的变化. 陈海峰 郝跃 马晓华 唐瑜 孟志琴 曹艳荣 周鹏举关键词:CMOS 阈值电压 大面积拼接光栅的远场衍射分析 被引量:5 2007年 针对大面积光栅制作过程易出现的拼接偏差问题,基于标量衍射理论推导拼接光栅远场衍射的光强分布,计算分析几种常见拼接误差对拼接光栅性能的影响,以确定光栅拼接过程的误差容限.研究表明:拼接光栅的远场衍射光场随纵向和横向平移误差的变化呈周期性,且这两种平移误差带来的影响可相互补偿;而拼接光栅的旋转误差对远场衍射光场分布的影响较严重,当旋转误差增大到9.5875×10-5度时,衍射光场的峰值光强降为0.9,且两光栅各自峰值出现的方向成9.5875×10-5度. 马延琴 杜惊雷 陈铭勇深亚微米nMOSFET器件的总剂量电离辐射效应 被引量:4 2007年 选取了采用0.25μm工艺的两组器件进行研究.通过对这两种器件关态泄漏电流、跨导和栅电流等电学参数进行分析,得出当器件发展到深亚微米阶段时,影响其辐射效应的主要原因是场氧化层中的陷阱电荷.并对相关机理进行了分析和仿真验证. 孟志琴 郝跃 唐瑜 马晓华 朱志炜 李永坤关键词:X射线 总剂量效应 新型槽栅MOSFETs的特性 2006年 采用SIVALCO软件对槽栅与平面器件进行了仿真对比分析,结果表明槽栅器件能够有效地抑制短沟道及热载流子效应,而拐角效应是槽栅器件优于平面器件特性更加稳定的原因.对自对准工艺下成功投片所得沟道长度为140nm的槽栅器件进行测量,结果有力地证明了槽栅器件较平面器件的优越性. 曹艳荣 马晓华 郝跃 于磊关键词:自对准 短沟道效应 热载流子效应 电压应力下超薄栅氧化层n-MOSFET的击穿特性 被引量:4 2006年 研究了90nm工艺下栅氧化层厚度为1.4nm的n-MOSFET的击穿特性,包括V-ramp(斜坡电压)应力下器件栅电流模型和CVS(恒定电压应力)下的TDDB(经时击穿)特性,分析了电压应力下器件的失效和退化机理.发现器件的栅电流不是由单一的隧穿引起,同时还有电子的翻越和渗透.在电压应力下,SiO2中形成的缺陷不仅降低了SiO2的势垒高度,而且等效减小了SiO2的厚度(势垒宽度).另外,每一个缺陷都会形成一个导电通道,这些导电通道的形成增大了栅电流,导致器件性能的退化,同时栅击穿时间变长. 马晓华 郝跃 陈海峰 曹艳荣 周鹏举关键词:超薄栅氧化层 经时击穿 一种改进的片内ESD保护电路仿真设计方法 被引量:4 2007年 对现有的片内ESD保护电路仿真设计方法进行了改进,使之适用于深亚微米工艺.文中设计了新的激励电路以简化仿真电路模型;增加了栅氧化层击穿这一失效判据;使用能量平衡方程描述深亚微米MOSFET的非本地输运,并对碰撞离化模型进行了修正;使用蒙特卡罗仿真得到新的电子能量驰豫时间随电子能量变化的经验模型.最后使用文中改进的仿真设计方法对一个ESD保护电路进行了设计和验证,测试结果符合设计要求. 朱志炜 郝跃 马晓华关键词:静电放电