您的位置: 专家智库 > >

国家自然科学基金(60970036)

作品数:16 被引量:23H指数:3
相关作者:张民选孙岩贾小敏齐树波赵天磊更多>>
相关机构:国防科学技术大学哈尔滨工业大学更多>>
发文基金:国家自然科学基金国家高技术研究发展计划国家教育部博士点基金更多>>
相关领域:自动化与计算机技术电子电信建筑科学机械工程更多>>

文献类型

  • 31篇会议论文
  • 16篇期刊文章

领域

  • 32篇自动化与计算...
  • 18篇电子电信
  • 1篇机械工程
  • 1篇建筑科学
  • 1篇航空宇航科学...
  • 1篇理学

主题

  • 8篇处理器
  • 7篇软错误
  • 7篇CACHE
  • 6篇多核
  • 5篇体系结构
  • 5篇网络
  • 4篇多核处理
  • 4篇多核处理器
  • 4篇时钟
  • 4篇可靠性
  • 4篇缓冲器
  • 3篇上网
  • 3篇片上网络
  • 3篇微处理器
  • 3篇模拟误差
  • 3篇进制
  • 3篇二进制
  • 3篇二进制翻译
  • 2篇单粒子
  • 2篇单粒子效应

机构

  • 44篇国防科学技术...
  • 1篇哈尔滨工业大...
  • 1篇国防科技大学
  • 1篇瑞典皇家工学...

作者

  • 27篇张民选
  • 11篇赵振宇
  • 7篇孙岩
  • 5篇赵天磊
  • 5篇齐树波
  • 5篇张承义
  • 5篇成玉
  • 4篇石文强
  • 4篇陈安安
  • 4篇贾小敏
  • 4篇李少青
  • 4篇马安国
  • 3篇付桂涛
  • 3篇王永文
  • 3篇唐遇星
  • 3篇金作霖
  • 3篇郭维
  • 3篇黎铁军
  • 3篇孙秀秀
  • 3篇曾艳飞

传媒

  • 4篇第十七届计算...
  • 3篇计算机研究与...
  • 3篇计算机工程与...
  • 2篇国防科技大学...
  • 2篇电子科技大学...
  • 2篇Journa...
  • 1篇电子学报
  • 1篇计算机学报
  • 1篇上海交通大学...
  • 1篇计算机科学
  • 1篇计算机学会第...
  • 1篇第十六届计算...
  • 1篇第十九届计算...

年份

  • 1篇2015
  • 3篇2014
  • 7篇2013
  • 13篇2012
  • 23篇2011
16 条 记 录,以下是 1-10
排序方式:
基于FPGA多路并行ADC数据采集系统的设计与实现
设计并实现了一种基于FPGA的多路并行ADC数据采集系统.在目前的高速数据采集系统中,采样精度和采样速度率是一对矛盾体,本文通过多通道采样ADC的方式,并行4个采样频率为500MHz精度为12bit的ADC,实现了采样频...
何文张明张民选李少青
关键词:模数转换器数据采集系统电路设计采样精度
程序执行的精确重现技术及其在体系结构模拟中的应用
2011年
近年来有研究提出利用动态二进制翻译技术(Dynamic Binary Translation,DBT)加速程序代表性模拟点的提取,然而这些研究并未考虑DBT方法对模拟结果准确度的影响.实验发现,对于某些程序,DBT加速方法会带来将近20%的误差.经分析,误差的根源在于程序在DBT执行和模拟执行时执行踪迹有巨大差异,即程序执行踪迹的不可重现性.本文系统地分析了引起程序执行踪迹不可重现的原因,提出了解决方法.实验证实,利用文中提出的方法,可以在不影响性能的情况下,实现程序执行踪迹的精确重现,从而保证DBT方法与传统模拟方法具有完全相同的精确度.
赵天磊唐遇星徐炜遐付桂涛齐树波贾小敏张民选
关键词:模拟误差二进制翻译
高速串行信号串扰的仿真与优化
随着电子系统信号传输速率的不断提升,高速信号的完整性问题遇到严峻的挑战。为了提高信号传输系统的设计成功率,对影响高速信号质量的主要因素进行针对性的仿真预测和设计优化具有重要的意义。串扰是影响高速信号传输质量的重要因素之一...
孙岩艾明哲黎铁军曹跃胜罗靖
关键词:高速信号串扰过孔信号完整性
片上网络中一种单周期2GHz无缓冲路由器
近年来,无缓冲路由器由于不需要缓冲器而成为片上网络低开销的解决方案。为了提高无缓冲路由器的性能,本文提出了一种单周期高性能无缓冲片上网络路由器。该路由器使用一个简单的置换网络替换串行化的交换分配器与交叉开关以实现高性能。...
冯超超鲁中海张民选李晋文
关键词:片上网络
文献传递
基于16位加法器的物理设计优化
在基于encounter的自动布局布线流程中引入了新的手工布局标准单元的优化方式,提出了一种新的优化设计的尝试,并介绍了此种优化设计相关的流程,最后以最为常用16位加法器为例,将传统的自动布局布线与手工布局自动布线和基于...
魏少雄李振涛张民选
关键词:加法器优化设计自动布线
多核处理器非一致Cache体系结构延迟优化技术研究综述被引量:5
2012年
非一致Cache体系结构(non-uniform cache architecture,NUCA)为解决多核处理器(chip multi-processor)"存储墙"难题提供了新的设计思路.重点关注面向CMP的NUCA延迟优化技术,在介绍若干典型NUCA模型的基础上,分析大容量Cache环境下共享/私有机制中的延迟-容量权衡问题,讨论映射、迁移、复制和搜索等数据管理机制在多核环境下的优缺点.最后,针对基于片上网络(network-on-chip,NoC)互连结构的可扩展CMP体系结构,从NUCA模型优化、数据管理和一致性维护机制3个方面讨论和预测未来CMP NUCA延迟优化领域的发展趋势及面临的挑战性问题.
黄安文高军张民选
关键词:多核处理器片上网络
深亚微米SOI MOSFET单粒子效应模型
通过数值模拟方法对深亚微米SOI MOSFET的单粒子效应进行了研究.通过TCAD模拟,分析了漏极瞬态电流脉冲SET和体区电子浓度分布随时间、空间的变化情况,并从时间维度上探讨了深亚微米SOI MOSFET在单粒子效应下...
林子壬孙岩李鹏张民选
关键词:绝缘体上硅单粒子效应
40nm工艺下精确时钟借用方法的研究
有用时钟偏差作为一种行之有效的提高芯片频率的方法,在高性能处理器设计中得到了广泛的应用,但是EDA工具对这一功能的支持还有所不足,已有的算法对具体实现的研究也较少。本文通过对40nm工艺下插入单元延时的研究,提出了一套精...
宋卫卫马驰远赵振宇杨正强陈安安
关键词:精确延时
文献传递
一种支持多核处理器扫描链低速与实速测试的时钟控制电路
随着处理器设计工作频率提高,设计规模的增大,以及采用高性能的纳米工艺,因制造产生的故障概率增大。扫描链技术提供了一种检测生产故障的有效机制。针对多核处理器扫描链设计,本文提出了一种基于片上锁相环的时钟控制电路。该电路利用...
刘潇骁余金山刘蓬侠赵振宇方粮潘文胜欧阳海燕
关键词:锁相环
文献传递
基于Gem5模拟器的多核处理器存储系统建模
究和设计多核处理器上,模拟器发挥着至关重要的作用.Gem5模拟器是目前被广泛采用的多核处理器模拟器,但其不能实现对片外内存的真实模拟,针对Gem5模拟器的缺陷,设计实现了Gem5-M模拟器——在Gem5模拟器的基础上集成...
龙恋孙彩霞赵天磊谢一丁王永文张民选
关键词:模拟器内存系统多核处理器
共5页<12345>
聚类工具0