国家自然科学基金(60871005)
- 作品数：5 被引量：4H指数：1
- 相关作者：乔飞杨华中周妮谭斯斯汪蕙更多>>
- 相关机构：清华大学更多>>
- 发文基金：国家自然科学基金国家教育部博士点基金更多>>
- 相关领域：电子电信自动化与计算机技术更多>>
- 基于模块划分方法的MPEG-2解码芯片可测性设计
- 2010年
- 以MPEG-2解码芯片为研究对象,采用基于模块划分方法进行可测性设计,包括边界扫描(JTAG)和内建自测试(BIST)。根据MPEG-2系统结构的特点,把模块划分为存储器类型、信号不相关类型和信号相关类型。针对模块特性,设计不同的测试向量生成器,3种类型模块之间并行测试。测试结果表明,与未加入可测试设计的系统比较,固定故障覆盖率由81%提升到95.1%,而硬件开销仅为3%。
- 廖富成乔飞周妮谭斯斯杨华中
- 关键词：MPEG-2可测性设计边界扫描测试内建自测试
- 低功耗低电源线噪声纳米CMOS全加器
- 2012年
- 提出一种低功耗低电源线噪声的纳米CMOS全加器。采用电源门控结构的全加器来降低纳米CMOS电路的漏电功耗,改进了传统互补CMOS全加器的求和电路,减少了所需晶体管的数目,并进一步对休眠晶体管的尺寸和全加器的晶体管尺寸进行了联合优化。用Hspice在45nmCMOS工艺下的电路仿真结果表明,改进后的全加器电路在平均功耗时延积、漏电功耗和电源线噪声等方面取得了很好的效果。
- 田曦乔飞董在望
- 关键词：全加器低功耗纳米CMOS
- 一种适用于H.264标准的高度并行双层流水线结构CAVLC编码器被引量：2
- 2010年
- 本文提出一种适用于H.264编码器的高度并行、双层流水线的CAVLC硬件实现结构.该结构设计了四路并行扫描统计模块,克服了以往结构每个时钟周期只能扫描一个系数的处理速率瓶颈;通过使用FIFO,平衡每一级流水线的处理延时,提高整个流水线工作的效率;在各个编码模块内部也大量采用流水线结构,提高数据吞吐率.基于0.18μm CMOS工艺,新结构在166.7MHz工作频率下,综合等效门数为20685门,数据吞吐率为每秒处理27M系数块,甚至能够实时编码数字影视格式的视频(4096×2048@30fp/s).整个设计在数据吞吐率提高到以往结构的3.46倍的同时,硬件资源代价并没有显著的增加.
- 乔飞魏鼎力杨华中汪蕙
- 关键词：H.264编码器
- 32位MIPS处理器可测性设计与实现被引量：1
- 2010年
- 设计了一个32位MIPS处理器。为实现负载均衡和提高系统利用率,采用自定义的5级流水线结构,并采用数据旁路机制和基于历史的分支预测机制来解决流水线冲突。同时,为保证芯片设计的可靠性和可测性,采用流水线分级验证的可测性设计方法,在设计中提取流水阶段的关键信号作为输出。为减小芯片面积和管脚数目,设计了多模式的工作机制,实现了芯片管脚复用。后仿结果表明,基于0.18μm CMOS工艺,处理器可工作于60 MHz频率。芯片核心面积为1.15 mm×2.25 mm,等效门为13.5万,功耗为2.8 mW/MHz。测试结果表明,芯片可在多工作模式之间正常切换,功能完整。
- 周妮乔飞谭斯斯李常杨华中
- 关键词：MIPS处理器可测性设计
- HDTV解码中的无损存储压缩及高效帧存结构(英文)被引量：1
- 2009年
- 提出一种用于视频解码器的无损帧重压缩方法以及参考帧存储的高效地址映射方式,可以减少解码器核心部分对外部存储器访问的读写以及行激活操作次数,并将提出的方法集成到采用MPEG-2标准的高清视频解码器中进行验证。与传统的解码器相比,在视频质量无损失且运动补偿部分读取的数据量不增加的前提下,采用本方法的解码器写入片外存储器的数据量可以减少50%左右。同时,采用将相邻的10个宏块的亮度和色度数据都存储在存储空间同一行的地址映射方法,视频解码过程中对片外存储器访问需要的逻辑换行次数可降低到传统线性存储方法的近5%。
- 高红莉乔飞杨华中
- 关键词：视频解码器
