国家高技术研究发展计划(2004AA1Z1010)
- 作品数：13 被引量：33H指数：4
- 相关作者：程旭佟冬易江芳赵晓莺李险峰更多>>
- 相关机构：北京大学更多>>
- 发文基金：国家高技术研究发展计划国家自然科学基金更多>>
- 相关领域：自动化与计算机技术电子电信更多>>
- 基于关键信号的路径覆盖率模型被引量：2
- 2006年
- 针对使用路径覆盖率作为验证目标时出现的路径数量庞大、覆盖率难以快速提高等问题,使用控制流图表示代码逻辑结构,采用数据流分析技术对待验证路径进行合理的化简.所产生的路径集合规模小、针对性强,有利于尽早发现设计错误.最后使用遗传算法生成模拟矢量,并基于北京大学“众志-863系统”芯片中的功能模块给出实验结果,说明该覆盖率模型的有效性.
- 易江芳佟冬程旭
- 关键词：数据流分析遗传算法
- 基于三维特征参数的贝叶斯推理电路功耗模型被引量：1
- 2007年
- 在功耗与信号统计分析的基础上,采用贝叶斯推理技术建立周期精确的功耗宏模型.通过分析信号特征对电路功耗的影响,选择输入信号密度Pin、输入跳变密度Din和输出跳变密度Dout作为贝叶斯推理的三维特征参数,证明了上述特征参数对信号时间和空间相关性信息的覆盖.实验结果表明,该方法较目前的门级功耗分析速度提高400余倍,周期功耗平均误差可以控制在10%以内.
- 陈杰赵晓莺李险峰佟冬程旭
- 关键词：功耗模型贝叶斯推理
- 给定偏差约束下的时钟布线局部拓扑构造优化算法
- 2008年
- 提出一种时钟树布线算法,在给定偏差约束下,采用新的匹配策略考虑偏差约束进行局部拓扑优化,优先匹配延迟目标大的结点,将其置于时钟树拓扑结构底层;结合缓冲器的插入,抑制了蛇行线的产生.实验结果表明,对使用过时钟偏差调度算法优化后的电路,该算法可在时钟布线阶段有效地减少时钟线网中连线与缓冲器的总电容.
- 段炼许浒王逵程旭
- 关键词：时钟布线缓冲器插入
- 层次化片上网络结构的簇生成算法被引量：8
- 2007年
- 半导体工艺的发展及嵌入式电子产品复杂度的不断增长,系统芯片互连结构的吞吐量、功耗、信号完整性、延迟以及时钟同步等问题更加复杂.基于总线的片上通信结构不足以提供良好的通信能力,出现了以片上网络为核心的通信结构.本文提出了层次化片上网络设计中,根据实现工艺和应用需求,进行层次划分的簇生成算法.实验表明,通过使用该算法,能够有效的分配系统芯片的内部通信,提高系统性能,降低硬件实现开销,同时满足一定的服务质量需求.
- 王宏伟陆俊林佟冬程旭
- 关键词：系统芯片片上网络层次化
- 基于切片分析的CMOS组合电路贝叶斯动态功耗模型(英文)
- 2008年
- 为改善周期精确级功耗分析的准确度和速度问题,使用多维特征参数建立贝叶斯推理的动态功耗模型.基于功耗分布与电路内部节点状态的分析,发现仅使用端口信息作为参数的不足.定义了门单元级数的计算和对应切片的概念,提出使用切片分析的技术提取电路内部关键层的翻转密度作为参数,与端口信息共同参与贝叶斯推理.基于ISCAS85基准电路的实验结果表明,该方法使原始模型的误差降低21.9%,均方差降低25.0%,同时保持了相对现有门级功耗分析700倍的加速比.
- 陈杰佟冬李险峰谢劲松程旭
- 关键词：贝叶斯推理功耗模型
- GATEST:使用遗传算法自动生成模拟矢量的验证平台被引量：8
- 2006年
- 对硬件设计进行功能验证的一个关键问题是需要大量的模拟矢量来保证验证的充分性。本文针对Verilog语言,采用遗传算法(GeneticAlgorithm,GA)作为解决方案,设计了一个使用遗传算法自动生成模拟矢量的验证平台GATEST。该平台的一个特点是,根据指定的关键信号使用数据流分析产生关键路径集合,并采用基于该集合的路径覆盖率作为适应度函数引导模拟矢量的生成。使用该验证平台对北大众志-863系统芯片的功能模块进行实验,并详细分析了不同控制参数配置下的实验结果,说明该平台具有一定的有效性。
- 易江芳佟冬程旭
- 关键词：数据流分析遗传算法模拟矢量自动生成
- 基于贝叶斯推理和向量压缩技术的最大功耗分析
- 2009年
- 针对模拟评测电路最大功耗分析速度缓慢的问题,使用贝叶斯推理功耗模型和切片分析技术进行向量压缩,优选出可能生成最大功耗的向量进行详细分析。进一步的,基于输入信号翻转密度和最大功耗生成之间的关系分析,设计自适应翻转密度与向量生成平台,结合贝叶斯向量压缩技术进行最大功耗评测。实验表明,基于切片分析的贝叶斯模型向量压缩平均加速比达1005倍,分析误差2.40%;结合自适应翻转密度计算与向量压缩的评测方法平均加速比达163倍,最大功耗分析结果相对原始序列提高1.99%。
- 陈杰李险峰佟冬王克义程旭
- 关键词：贝叶斯推理
- VSF:CMOS组合电路的静态功耗评估模型被引量：1
- 2007年
- 为了解决利用晶体管级电路模拟分析CMOS电路静态功耗时模拟时间随电路规模增大迅速增加的问题,在分析晶体管堆叠效应对标准单元泄漏电流影响的基础上,定义了归一化堆叠系数和电路等效堆叠系数的概念,提出了基于电路有效堆叠系数的静态功耗评估模型.该模型可用于CMOS组合电路静态功耗估算和优化.实验结果表明使用该模型进行静态功耗估算时,不需要进行Hspice模拟.针对ISCAS85基准电路的静态功耗优化结果表明,利用该模型能够取得令人满意的静态功耗优化效果,优化速度大大提高.
- 赵晓莺佟冬程旭
- 一种降低流水化指令缓冲存储器泄漏功耗的设计方法(英文)被引量：1
- 2008年
- 流水化的指令缓冲存储器通常被用于高频率处理器中,以提高取指带宽。然而,在以往的研究工作中,对流水化指令缓冲存储器的泄漏功耗问题关注较少。在工作中发现流水化的指令缓冲存储器较之传统的指令缓冲存储器能够更好地提供降低泄漏功耗的机会。通过这一观察,提出根据取指地址的要求来动态管理指令缓冲存储器中行的活动——仅仅使需要访问的行处于正常活动状态,而其他行均被控制在低电压模式下,从而大幅度降低这些行的泄漏功耗。通过模拟评测发现,该方法使流水化的指令缓冲存储器的泄漏功耗降低了77.3%,而处理器的性能损失仅为0.32%。
- 孙含欣王箫音佟冬程旭
- 关键词：动态电压调节
- 层次化的片上网络设计方法被引量：7
- 2007年
- 半导体技术的发展以及系统芯片应用复杂度的不断增长,使得片上互连结构的吞吐量、功耗、信号完整性、延迟以及时钟同步等问题更加复杂,出现了以片上网络为核心的通信结构。由于系统芯片结构和片上通信的固有特性,从提高通信性能和降低硬件开销的角度进行层次化片上网络的设计对系统芯片的发展具有重要意义。本文提出了层次化的片上网络设计方法,根据实现工艺和应用需求,进行层次划分,产生若干个IP子集(将这个子集称为"簇"),按照簇间的通信需求进行片上网络的设计。实验表明,采用层次化的片上网络设计方法,能够有效提高系统性能,降低硬件实现的开销,同时满足一定的服务质量要求。
- 王宏伟陆俊林佟冬程旭
- 关键词：层次化片上网络系统芯片设计方法
