您的位置: 专家智库 > >

国家自然科学基金(61073173)

作品数:12 被引量:38H指数:4
相关作者:李树国何丹张倩周怡吴焘更多>>
相关机构:清华大学更多>>
发文基金:国家自然科学基金国家高技术研究发展计划更多>>
相关领域:自动化与计算机技术电子电信更多>>

文献类型

  • 12篇期刊文章
  • 1篇会议论文

领域

  • 7篇自动化与计算...
  • 6篇电子电信

主题

  • 4篇FPGA
  • 2篇化简
  • 2篇加密
  • 2篇SATA
  • 2篇SD
  • 2篇S盒
  • 2篇AES
  • 2篇ASIC实现
  • 2篇FPGA实现
  • 1篇低功耗
  • 1篇硬盘
  • 1篇硬盘加密
  • 1篇余数系统
  • 1篇杂凑
  • 1篇杂凑算法
  • 1篇阵列
  • 1篇软件实现
  • 1篇数据缓存
  • 1篇梯子
  • 1篇片上系统

机构

  • 12篇清华大学

作者

  • 12篇李树国
  • 2篇何丹
  • 1篇王悦
  • 1篇刘理天
  • 1篇张倩
  • 1篇刘学光
  • 1篇周怡
  • 1篇马帅
  • 1篇谭帆
  • 1篇吴焘

传媒

  • 9篇微电子学与计...
  • 1篇计算机工程与...
  • 1篇计算机应用与...
  • 1篇微电子学

年份

  • 1篇2015
  • 9篇2014
  • 2篇2013
  • 1篇2012
12 条 记 录,以下是 1-10
排序方式:
一种改进的基4-Booth编码流水线大数乘法器设计被引量:4
2014年
大数乘法器是密码算法芯片的引擎,它直接决定着密码芯片的性能.由此提出了一种改进的基4-Booth编码方法来缩短Booth编码的延时,并提出了一种三级流水线大数乘法器结构来完成256位大数乘法器的设计.基于SMIC0.18μm工艺,对乘法器设计进行了综合,乘法器的关键路径延时3.77ns,它优于同类乘法器.
周怡李树国
关键词:BOOTH编码乘法器
SD存储卡接口SPI模式的FPGA实现被引量:7
2014年
SD存储卡接口在嵌入式SoC芯片设计中有着广泛应用。完成了符合SD2.0物理层规范的SD存储卡接口SPI模式下IP核的设计与实现。该设计支持SD2.0物理层规范的基本命令,能够自动解析主机发送的命令并响应,可存取SRAM接口数据。在SPI读卡器验证平台下,对该设计进行了FPGA原型验证。测试表明,该设计能够进行数据读写操作,验证了该设计的正确性和实用性。
何丹李树国
关键词:片上系统串行外设接口现场可编程门阵列
SM3杂凑算法的ASIC设计和实现被引量:7
2014年
针对国家商用密码SM3杂凑算法提出了一种四合一的ASIC实现架构.该架构采用进位保留加法器和循环展开方式,与单轮结构相比,时钟周期数减少了75%,吞吐率提高了29.4%.采用65nm的SMIC工艺,在125MHz的低时钟频率下,吞吐率达到了4Gb/s.此款SM3杂凑算法芯片已经进行了流片,支持填充和暂停功能.
张倩李树国
关键词:杂凑算法ASIC实现
一种改进的二进制左移模逆算法及其ASIC实现被引量:1
2013年
针对已有的二进制左移模逆算法提出了一种改进算法.这种改进的二进制左移算法相对于原算法,在基本不增加运算步骤的情况下,可以减少电路面积、降低功耗并简化比较逻辑.实验结果表明,改进后的算法与原算法相比,电路面积减小了16.4%,功耗降低了26.8%,模逆运算速度增加了7.6%.
马帅李树国
关键词:模逆低功耗ASIC实现
SD存储卡接口SD模式的FPGA实现被引量:5
2014年
SD存储卡接口定义了两种通信模式,SD模式和SPI模式.分析了SD传输协议后,给出了一种SD模式设备接口的设计方案.该设计能够自动解析主机发送的命令并响应,与Flash控制器相连后可以对Flash进行读写操作.为了解决数据存取的时序问题,使用了数据缓存技术.FPGA验证表明,该接口能够被电脑识别为SD卡,达到了设计目标.
何丹李树国
关键词:SD存储卡FLASH控制器数据缓存FPGA
一种AES算法中S盒和逆S盒替换的表达式方法被引量:7
2014年
S盒替换与逆S盒替换是AES算法性能的主要瓶颈,它直接影响AES芯片的运算速度.在优化Q-M化简法基础上,提出了一种实现AES算法中S盒替换和逆S盒替换的表达式方法,这种表达式方法相比于普遍使用的查表法,其延时减小了8.5%,面积减小了27.4%,功耗减小了17%.
覃晓草李树国
关键词:AES算法
可配置加密算法的SATA桥接器的设计与实现被引量:2
2013年
针对大容量数据在存储过程中出现的安全问题,提出了一种可配置加密算法的SATA加密桥接器,在不更换现有设备的情况下,对硬盘中的数据进行加密.首先分析了当前硬盘加密技术的现状,然后结合当前主流的SATA接口给出了系统的总体架构和详细的设计方案.本设计在Xilinx XUPV5平台上进行了实现,以AES加密算法为例,在ECB模式下使用256bit密钥能够达到理论值284MB/s的加解密吞吐率.测试结果表明,该加密桥接器不仅能够实现对硬盘数据加解密的功能,而且具有较好的兼容性.
谭帆李树国
关键词:SATAAESFPGA加密可配置
一种基于PCIE的FPGA密码芯片验证测试系统
2014年
搭建了一种基于PCIE通信的用于密码芯片的FPGA验证与测试系统.该系统针对SM234密码芯片的验证测试,提出了一种芯片流片前后验证测试的方法.在芯片流片前利用FPGA实现密码芯片逻辑,以验证密码芯片的功能,降低芯片的流片风险.同时,为密码芯片后期测试提供一种可行的测试方案,以缩短密码芯片的后期测试时间.鉴于密码芯片三种密码算法的高速数据传输要求,系统选择PCIE作为板卡的数据传输总线来提高验证测试系统的效率.
刘学光李树国
关键词:PCIE密码芯片FPGA验证
Modular Multiplier by Folding Barrett Modular Reduction
Modular multipliers of medium or small sizes can be implemented by Barrett modular reduction algorithm.In this...
Tao WuShu-Guo LiLi-Lian Liu
基于身份加密体系IBE的软件实现被引量:1
2015年
在可实现的基于身份加密体系IBE(Identity-Based Encryption)中,椭圆曲线上的双线性对可用于IBE加解密算法的构造。目前尚无关于IBE加密体系软件实现中Tate对的计算及化简的研究。针对这一事实,提出一种基于软件实现的IBE体系架构。从算法层次深入研究了BF-IBE加密方案的加解密流程以及椭圆曲线上双线性对Tate对的计算方法,完成了BF-IBE中Tate对的化简,在Windows VC++6.0软件环境下实现了IBE加解密运算。
续素芬李树国
共2页<12>
聚类工具0