国家科技重大专项(Y1GZ212002)
- 作品数：5 被引量：6H指数：1
- 相关作者：于芳刘忠立李艳郭旭峰李明更多>>
- 相关机构：中国科学院微电子研究所中国科学院大学更多>>
- 发文基金：国家科技重大专项更多>>
- 相关领域：电子电信自动化与计算机技术更多>>
- 优先级资源共享在RTL综合中的实现
- 2013年
- 针对现场可编程门阵列内部复杂算术操作资源有限、资源占用面积较大以及RTL级(寄存器传输级)综合中面积优化大多仅针对一般逻辑操作的问题,提出了一种优先级资源共享方法.该方法通过改进普通的资源共享方法,使不同时刻进行的算术逻辑单元(ALU)按照相同输出、相同输入、无共同端口的优先级顺序依次进行共享.实验结果表明:该方法不仅可以减小ALU的个数,达到面积优化的效果,而且和普通的资源共享方法相比,其所需多路选择器更少,时序结果更好,还能避免数据流冲突.
- 刘贵宅于芳刘忠立刁岚松
- 关键词：资源共享现场可编程门阵列寄存器传输级算术逻辑单元面积优化
- 基于哈希表的高效存储器内建自修复方法被引量：1
- 2013年
- 现有存储器内建自修复方法要么遍历式地址比较效率低,要么并行地址比较功耗高,都不适用于大故障数存储器.对此,本文提出一种高效的存储器内建自修复方法,该方法对占故障主体的单元故障地址以哈希表形式进行存储,以利用哈希表的快速搜索特性提升地址比较效率.本文方法修复后的存储器在1个时钟周期内即可完成地址比较,修复后存储器性能不受任何影响,与目前广泛采用的基于CAM的方法处于同一水平,但功耗方面却具有明显优势.计算机模拟实验表明,对于512×512×8bits的存储器在同等冗余开销的情况下本文方法修复率相对于ESP方法平均提高了32.25%.
- 郭旭峰于芳刘忠立
- 关键词：哈希表内建自测试
- 具有MUX模式的新型LUT结构及其优化算法
- 2013年
- 针对传统4-LUT实现多路选择器(multiplexer,MUX)时逻辑利用率低,延迟略大的不足,提出具有MUX模式的新型查找表(look-up table,LUT)结构—M-LUT.M-LUT通过改进传统4-LUT结构,使其在兼容传统4-LUT功能的基础上新增MUX模式,仅需配置1个MUX模式的M-LUT即可实现1个MUX4功能,且延迟仅为一级LUT延迟.为M-LUT设计配套的优化算法,以提高M-LUT利用率.实验结果显示,采用M-LUT加优化算法后,LUT资源占用平均减少8.4%,电路时钟频率平均提高3.1%.
- 郭旭峰王作建李明于芳
- 关键词：微电子学多路选择器电子设计自动化
- RTL综合中FPGA片上RAM工艺映射被引量：4
- 2016年
- RAM(Random-Access-Memory,随机存储器)是FPGA(Field Programmable Gate Arrays)片上最重要的宏单元之一,RTL(Register-Transfer-Level)综合对FPGA开发中RAM的有效利用起至关重要作用.本文针对RTL综合中RAM源描述和目标结构多样化带来的技术难题,提出了一种RAM工艺映射方法,即建立工艺无关的RAM统一模型,在模型基础上通过建模、模式匹配、造价计算、绑定四步实现.该方法应用于RTL综合,可以将多种RAM源描述有效地映射到最佳类型和数量的FPGA片上RAM资源.实验数据表明采用该方法实现的RAM工艺映射效果和主流FPGA综合工具——Synplify和XST相当,该模块已经集成在自主开发的RTL综合工具——Hqsyn中并实现商用.
- 李艳张东晓于芳
- 关键词：现场可编程门阵列工艺映射
- 岛式FPGA芯片布局布线改进的实现被引量：1
- 2012年
- 针对FPGA布局过程与布线过程连接松散的问题,开发了一款改进的布局布线工具(IVPR).在布局过程中考虑了逻辑模块的引脚方向,以建立更准确的延迟预测,并预测逻辑模块在布线阶段使用的引脚方向,从而选择合适的延时值,使得布局与布线的结合更有效.针对高扇出线网,在布局过程中加入了线网终端对齐,并在布线阶段优先采用长线连接.以岛式FPGA芯片VS1000为例进行实验,结果表明,与经典的布局布线工具VPR相比,IVPR的电路延时降低了16.4%,布线资源利用率提高了1.9%.
- 李明李艳陈亮于芳刘忠立
- 关键词：现场可编程门阵列布线延时预测
