国家自然科学基金(60676015)
- 作品数：10 被引量：9H指数：2
- 相关作者：周玉梅刘海南陈利杰高雷声卫宝跃更多>>
- 相关机构：中国科学院微电子研究所内蒙古科技大学电子科技大学更多>>
- 发文基金：国家自然科学基金更多>>
- 相关领域：电子电信更多>>
- 带内噪声整形连续时间滤波器
- 2010年
- 提出了一种带内噪声整形连续时间滤波器,详细分析了滤波器的传输特性和噪声整形原理。采用0.18μm CMOS工艺,设计了一个4阶巴特沃斯型全差分低通滤波器。仿真结果表明,滤波器的带内增益为10 dB,-3 dB频率为4.5 MHz;输出噪声的理论分析与仿真结果一致;在2.5V电源电压下,消耗电流为0.8 mA,带外IIP3为25.3 dBV,带外无杂散动态范围为65.3 dB。
- 陈勇周玉梅
- 关键词：噪声整形连续时间滤波器无杂散动态范围
- 适用于谐振时钟的CMOS触发器研究
- 2010年
- 构建的两种适用于谐振时钟的CMOS触发器结构:SAER(Sense Amplifier Energy Re-covery)和SDER(Static Differential Energy Recovery),克服了传统触发器在谐振时钟触发下短路功耗大的问题,适用于对时钟网络实现能量回收与节省的系统。在SMIC 0.13μm工艺下进行功耗和时序参数仿真,对比应用在同样谐振时钟下的传统主从结构触发器MSDFF(Master-Slave DFlip-flop)和高性能触发器HLFF(Hybrid Latch Flip-flop),SAER在测试的频率范围内保证高性能时序参数的同时,实现了三分之一以上的功耗节省。
- 叶茂刘海南周玉梅
- 关键词：低功耗
- 能量回收技术在D触发器上的应用
- 2010年
- 将能量回收技术应用于灵敏放大器型D触发器(SAERD),该电路采用单相正弦时钟,用来回收时钟端的能量,对于触发器的内部节点和存储单元仍采用恒定电源。在时钟频率为100～300MHz时,时钟端的功耗较输入方波时平均节省约80%。在SMIC0.13μm工艺下将SAERD应用于一款函数发生器,并与传统主从型D触发器(MSD)实现的电路进行功耗比较。仿真结果显示,时钟频率为200MHz时,功耗节省高达17.1%。
- 吕俊盛刘海南周玉梅
- 关键词：能量回收低功耗函数发生器
- 一个用于12位40-MS/s低功耗流水线ADC的MDAC电路设计被引量：2
- 2011年
- 文中设计了一个用于12位40MHz采样率低功耗流水线ADC的MDAC电路.通过对运放的分时复用,使得一个电路模块实现了两级MDAC功能,达到降低整个ADC功耗的目的.通过对MDAC结构的改进,使得该模块可以达到12bit精度的要求.通过优化辅助运放的带宽,使得高增益运放能够快速稳定.本设计在TSMC0.35μmmixsignal3.3V工艺下实现,在40MHz采样频率下,以奈奎斯特采样频率满幅(Vpp=2V)信号输入,其SINAD为73dB,ENOB为11.90bit,SFDR为89dB.整个电路消耗的动态功耗为9mW.
- 陈利杰周玉梅
- 关键词：采样保持运算放大器
- 高速低功耗电流型灵敏放大器的设计被引量：2
- 2011年
- 提出了一款适合在低电压、大容量SRAM中应用的高速低功耗电流型灵敏放大器。该电路在交叉耦合反相器之间添加了一对隔离管,有效消除了大量位线寄生电容所带来的负面影响,从而极大提高了灵敏放大器的速度。同时,通过对时序控制电路的优化,有效降低了放大器的功耗。采用SMIC 0.13μm数字工艺在HSpice下进行仿真,结果表明:在室温,1.2 V工作电压下,灵敏放大器的放大延迟仅为0.344 ns,功耗为102μW。相比文献中提出的电流型灵敏放大器,速度分别提高了9.47%和31.2%,功耗则降低了64.8%与63%。
- 朱婷夏建新蒋见花
- 关键词：时序控制电路
- 一种CMOS单片LDO线性稳压器的设计被引量：4
- 2010年
- 提出了一种单片集成的高电源抑制比LDO线性稳压器,主要应用于PLL中VCO和电荷泵的电源供给。该稳压器采用RC补偿方案,与其他补偿方法相比,RC补偿几乎不消耗额外电流。误差放大器采用折叠共源共栅结构,可以提供较高的电源抑制比,并且使得设计的LDO为两级放大器结构,有利于简化补偿网络。所设计的LDO在低频时电源抑制比(PSR)为-69 dB,在1MHz处的电源抑制比为-19 dB。采用0.35μm工艺流片,测试结果表明,该LDO可以为负载提供70 mA的电流。
- 高雷声周玉梅刘海南
- 关键词：线性稳压器单片集成
- 10bit 40MS/s流水线模数转换器的研制被引量：1
- 2010年
- 设计了一种10 bit 40 MS/s流水线模数转换器。通过采用自举开关和增益提升的套筒式共源共栅运放,保证了采样保持电路和级电路的性能。该模数转换器采用TSMC0.35μmCMOS3.3 V工艺流片验证,芯片核心面积为5.6 mm2。测试结果表明,该模数转换器在采样率为40 MHz输入频率为280 kHz时,获得54.5 dB的信噪比和60.2 dB的动态范围;在采样率为46 MHz输入频率为12.6 MHz时,获得52.1 dB的信噪比和60.6 dB的动态范围。
- 陈利杰周玉梅卫宝跃
- 关键词：采样保持电路运算放大器自举开关
- 用于12 bit 40 MS/s低功耗流水线ADC的采样保持电路
- 2010年
- 设计了一个可降低12 bit 40 MHz采样率流水线ADC功耗的采样保持电路。通过对运放的分时复用,使得一个电路模块既实现了采样保持功能,又实现了MDAC功能,达到了降低整个ADC功耗的目的。通过对传统栅压自举开关改进,减少了电路的非线性失真。通过优化辅助运放的带宽,使得高增益运放能够快速稳定。本设计在TSMC0.35μm mix signal 3.3 V工艺下实现,在40 MHz采样频率,输入信号为奈奎斯特频率时,其动态范围(SFDR)为85 dB,信噪比(SNDR)为72 dB,有效位数(ENOB)为11.6 bit,整个电路消耗的动态功耗为14 mW。
- 陈利杰周玉梅
- 关键词：采样保持自举开关低功耗
- 基于能量恢复的单相功率时钟触发器及其应用
- 2010年
- 介绍了一种基于能量恢复的单相功率时钟触发器。该触发器的输入信号和输出信号均为方波,因此可以直接与传统的组合逻辑级联。该触发器仅需要14个晶体管,远少于传统触发器中晶体管的数目。仿真结果显示,在0.18μm工艺下,电源电压为1.2 V,时钟频率为200 MHz,开关活动率为50%时,与传统的触发器相比该能量恢复触发器可以节省31%的功耗。为了验证该触发器的功能,在0.18μm工艺下进行了电路设计,测试结果显示该触发器还可以在低电压下正常工作。
- 高雷声周玉梅刘海南
- 关键词：触发器低功耗电路
- 基于功耗优化的流水线ADC研制
- 2010年
- 提出了一种使流水线模数转换器功耗最优的系统划分方法。采用Matlab进行模拟,以信噪比(SNR)为约束,得出一定精度条件下,流水线ADC各子级分辨率和各级采样电容缩减因子的不同选取组合;又以功耗为约束,从以上多种组合中找到满足最低功耗的流水线ADC结构划分方法。基于以上分析,在SMIC 0.35μm工艺条件下,设计了一个10 bit、采样率20 MS/s的流水线ADC,并流片验证。2.1 MHz输入频率下测试,SFDR=73 dB、ENOB=9.18 bit,模拟部分核心功耗102.3 mW。
- 卫宝跃周玉梅范军胡晓宇陈利杰
- 关键词：功耗优化流水线
