国家高技术研究发展计划(2001AA111070)
- 作品数：16 被引量：77H指数：5
- 相关作者：李晓维骆祖莹徐勇军赵荣彩李华伟更多>>
- 相关机构：中国科学院清华大学特拉华大学更多>>
- 发文基金：国家高技术研究发展计划国家自然科学基金美国国家自然科学基金更多>>
- 相关领域：电子电信自动化与计算机技术更多>>
- 基于遗传算法的最大开启电流估计被引量：2
- 2004年
- 集成电路设计进入深亚微米阶段后 ,静态功耗成为低功耗设计中的一个瓶颈 .电源门控法可以同时有效地降低动态功耗和静态功耗 ,是一项具有广阔应用前景的技术 .电源门控电路的最大电流是由最大开启电流和最大的正常运行电流决定 ,它是电路设计的一个十分重要的参数 ,如何对它进行快速准确的估计已经成为一个新的问题 .另外 ,冒险功耗是电路整体功耗中非常重要的组成部分 ,该文通过研究发现 ,在电路开启阶段同样存在冒险 ,同时消耗了大量的能量 .文章考虑了组合电路的冒险现象 ,提出了一种基于遗传算法的最大开启电流的估计方法 ,对ISCAS85电路的实验结果表明 ,电源门控电路的开启最大功耗可能比正常情况下的最大功耗还要大 .该文的方法具有较小的复杂性 ,可以仅用随机模拟的 2 .77%的时间 ,获得 12 .90
- 徐勇军韩银和骆祖莹李晓维
- 关键词：遗传算法电路设计集成电路静态功耗
- 低功耗SMT体系结构研究被引量：7
- 2002年
- 由于应用程序中ILP和TLP的不足或不均衡性,使得超标量和多处理的性能和资源用率受到了挑战;而同时多线程（SMT）处理器则是一种能够充分利用资源、动态进行TLP到ILP转换的能量有效结构。文章围绕高性能、低功耗这两个目标讨论和探究了SMT体系结构的基本思想、设计技术、低功耗考虑以及编译器和操作系统设计应注意和对待的新问题。
- 赵荣彩唐志敏
- 关键词：ILP编译器体系结构SMT超标量设计技术
- 一种基于概率分析的扫描链动态功耗模型被引量：1
- 2004年
- 文章通过对扫描测试期间扫描链跳变统计分析,建立了基于概率统计的扫描链功耗模型。该模型可以对扫描链的动态功耗进行快速准确的估计。在此基础上,依据扫描单元的置1概率重排扫描链能有效地降低扫描功耗。实验结果表明,这种方法是有效可行的。
- 陈治国徐勇军李晓维
- 关键词：CMOS电路扫描链电路功耗静态功耗动态功耗
- 低功耗多线程编译优化技术被引量：17
- 2002年
- 提出了在多线程体系结构中通过降低执行频率有效减小功耗的理论模型和方法.首先研究识别可降频运行的线程的计算模型和降频因子的计算,然后给出在编译过程中基于对应用程序行为的分析,结合线程划分的低功耗编译优化算法和实现策略.该模型和方法可用于具有执行频率可动态调整的多处理器类多线程体系结构,既可开发TLP(thread level parallelism),又可有效减小功率消耗.
- 赵荣彩唐志敏张兆庆GuangR.Gao
- 关键词：多线程低功耗并行处理计算机系统
- 编译指导的多线程低功耗技术研究被引量：14
- 2002年
- 多线程和低功耗将是研究下一代微处理器结构所要解决和实现的重点目标之一 .提出了一个在 SMT体系结构中通过动态调整 CPU执行频率降低功耗的计算模型 ,进一步分析和讨论了如何在编译时识别具有可使处理部件降低频率执行的期望区间 ,并给出了调整频率和能量分析的计算模型以及编译实现策略 ,目的是在不降低或不明显降低程序执行性能的情况下 ,显著降低处理器的功率 /能量消耗 .理论上该模型也可以用于
- 赵荣彩唐志敏张兆庆Guang R.Gao
- 关键词：多线程低功耗技术微处理器体系结构
- 组合电路功耗敏感性统计分析被引量：5
- 2005年
- 功耗已经成为集成电路设计的一个十分重要的问题 对于一个给定的电路 ,其功耗是与输入密切相关的 ,即对于不同的输入向量集 ,同一电路可能会有不同的功耗 功耗敏感性定义了由于原始输入的改变而引起的功耗变化特性 文中给出了基于信号置 1概率和跳变率传输特性的功耗敏感性分析方法 ,并详细阐述了它在无时延动态功耗估计和静态功耗估计中的应用 实验结果表明 ,它在保证了较好精度的条件下 ,大大降低了估计时间 ;另外 ,这一方法还可以应用于时延动态功耗估计、在特定向量集上的动态及静态功耗估计 。
- 徐勇军韩银和李华伟李晓维
- 关键词：功耗估计
- 集成电路中冒险的检测和消除被引量：3
- 2002年
- CMOS集成电路中的冒险现象会增大电路的功耗,所以对集成电路中冒险的检测和消除的研究十分重要。文章分别对集成电路中原始输入单跳变,和多跳变两种情况下产生的冒险现象进行了研究,提出了检测和消除冒险的方法。文章的方法可以在非常短的时间内检测出电路中可能产生冒险的点,对于单个原始输入跳变的情况可以通过增加很少的电路开销来消除一部分冒险点。
- 刘国华余潇洋闵应骅李晓维
- 关键词：集成电路CMOS集成电路低功耗设计
- 深亚微米CMOS电路漏电流快速模拟器被引量：4
- 2004年
- 随着工艺的发展 ,功耗成为大规模集成电路设计领域中一个关键性问题 降低电源电压是减少电路动态功耗的一种十分有效的方法 ,但为了保证系统性能 ,必须相应地降低电路器件的阈值电压 ,而这样又将导致静态功耗呈指数形式增长 ,进入深亚微米工艺后 ,漏电功耗已经能和动态功耗相抗衡 ,因此 ,漏电功耗快速模拟器和低功耗低漏电技术一样变得十分紧迫 诸如HSPICE的精确模拟器可以准确估计漏电功耗 ,但仅仅适合于小规模电路 首先证实了CMOS晶体管和基本逻辑门都存在堆栈效应 ,然后提出了快速模拟器的漏电模型 ,最后通过对ISCAS85& 89基准电路的实验 ,说明了在精度许可 (误差不超过 3% )的前提下 ,模拟器获得了成百倍的加速 。
- 徐勇军陈治国骆祖莹李晓维
- 关键词：漏电功耗深亚微米工艺
- 测试向量中未确定位对测试功耗优化的影响被引量：2
- 2003年
- 文章通过调整测试向量中未确定位的数目,来考察测试向量中未确定位对测试功耗优化的影响。ISCAS85和ISCAS89电路集的实验结果表明:无论对于组合电路还是时序电路,随着测试向量中未确定位数目的增加,未优化测试功耗有明显的降低,同时对于本文所考察的三种测试功耗优化方法,它们的优化效果均有明显的改善。其中海明距离优化方法的优化效果改善最大,当未确定位数目增加到90%以上时,可以用海明距离优化方法替代另外两种耗时的优化方法,直接对CMOSVLSI时序电路测试功耗进行优化。
- 骆祖莹李晓维洪先龙
- 关键词：功耗海明距离集成电路电路功耗时序电路
- 降低时延测试功耗的有效方法被引量：11
- 2002年
- 研究时延测试 (应用 )中的功耗问题 ,提出一种降低时延测试功耗的测试向量排序方法 .该方法利用时延测试向量对之间的海明距离为测试向量对排序 .实验研究表明 :在不降低时延故障覆盖率的前提下 ,测试功耗平均降低 90 %
- 李晓维李华伟骆祖莹闵应骅
- 关键词：时延测试海明距离CMOS电路可测性设计电路功耗
