搜索到815 篇“ 存储器设计 “的相关文章
基于链式结构的铁电存储器 设计 研究 任建鑫一种存储器 设计 数据的选取装置及方法 本申请公开了一种存储器 设计 数据的选取装置及方法,涉及芯片制造技术领域;存储器 设计 数据的选取装置包括:获取模块,用于获取至少一个存储器 设计 数据;所述至少一个存储器 设计 数据是由至少一个存储器 编译器 基于同一性能数据编译而得;性... 任赞 曹祥荣可变容量的高可靠Flash型FPGA配置存储器 设计 2023年 采用0.18μm 2P6M Flash工艺设计 了一款FPGA配置存储器 ,为SRAM型FPGA提供了串行和并行的码流加载方式,最高工作频率为50 MHz,具有存储 容量可变、可靠性高的优点。通过设计 地址侦测电路实现了该FPGA配置芯片的存储 容量可变,从而提高了该配置芯片的适用范围;通过设计 双模的复位电路,使芯片更适应复杂的电源环境,提高了上电复位的可靠性;通过设计 存储器 内建自测试(MBIST)电路,实现了对Flash全地址存储 空间的自测试和对电路的高效筛选,减少了芯片的测试时间,同时提高了配置芯片存储 空间的可靠性。 曹正州 查锡文关键词:FPGA FLASH 存储器内建自测试 一种具有时标对齐功能的存储器 设计 2023年 大型装备在实验中获得的数据对后续设备的研究及改进有着重要意义,因此获得可靠有效的实验数据至关重要。该文提出了一种基于FPGA的数据存储器 设计 ,通过工作模式、接口电路、时标对齐及存储 逻辑等的设计 ,实现了对多路数据的可靠存储 。经实验验证,该存储器 时序控制合理、工作状态可靠,能够满足高可靠性的实验数据获取要求,对装备的研发及改进有着重要的参考依据。 林天鹏 陈辉 张彦军 翟成瑞关键词:数据存储器 FPGA 基于轻量级分组密码算法的SoC安全存储器 设计 2023年 针对嵌入式片上系统的RAM(Random Access Memory)、Flash存储器 面临的安全风险,文中概述了针对传统SoC(System on Chip)芯片存储器 的物理攻击,并提出一种支持加密算法的存储器 控制器 。使用轻量级分组密码算法LBlock-s,通过密码学安全分析证明了该算法具有较好的抵抗差分分析的能力。相对于传统分组密码算法AES(Advanced Encryption Standard),文中所提方法在保证安全性的前提下减少了硬件资源开销,适用于各种资源受限的安全SoC芯片。为提高数据的吞吐率,将算法的硬件结构进行展开,使标准的32轮加/解密耗时1个时钟周期。该方案在不耗费较多硬件资源和加密延时的前提下,保证了存储器 的数据即使被攻击者获取也无法解析出敏感数据,有效避免了安全芯片遭受物理攻击。 刘伟 曾祥义 肖昊关键词:差分分析 一种新型商用星载固态存储器 设计 研究 2023年 为了解决传统卫星平台配套使用的星载固态存储器 通用性弱、研制周期长、难以适应商业卫星短周期、低成本的应用需求问题,设计 了一种可按虚拟信道(VCID)与地址灵活存储 和点播的通用型固态存储器 。为了验证方案的可行性,利用Libero+Modelsim构建了软件验证平台进行仿真验证,并设计 了测试电路,仿真和实测结果均表明,新型固态存储器 可实现按VCID选择和地址区间随机点播回放的功能,数据收发准确可靠,提升了产品应用灵活性和普适性。 纪丙华 王茂森 沈奇 李瑶关键词:固态存储器 灵活性 基于FPGA的遥测数据存储器 设计 与实现 随着数据采集存储 技术的快速发展,作为飞行器 飞行过程中不可或缺的一部分,遥测数据存储器 在数据采集与回收方面扮演着重要的作用。通过对飞行过程中遥测数据进行采集存储 ,待飞行结束后,由测试台进行数据回读与分析,有利于飞行器 性能优... 王越涛基于阈值标定法快速提取数据的采集存储器 设计 被引量:1 2023年 在炮弹打靶测试中,发射瞬时的飞行姿态、加速度、旋转角、过载等数据需要采集存储器 对关键数据存储 提取。在实际试验过程中,发射及准备时间无法准确判断,采集存储器 需要在发射前启动数据记录,不可避免地采集存储 与试验无关的数据,而数据分析人员通常只需要出炮膛前到靶标后极短时间内的关键数据。文章提出的“阈值标定法”,可快速提取关键数据,无需读取大量数据,能够节省大量数据读取时间,提高数据处理分析效率。 刘海龙存储器 设计 中的电源管理的系统和方法 本公开涉及存储器 设计 中的电源管理的系统和方法。一种器 件包括第一虚拟电源线、第二虚拟电源线、第一延迟电路和第一唤醒检测器 。第一虚拟电源线和第二虚拟电源线通过第一组晶体管开关和第二组晶体管开关耦合至电源。第一延迟电路耦合在第... 万和舟 杨秀丽 布明恩 徐梦想 曹宗良文献传递 基于SiP技术的多片DDR3高速动态存储器 设计 被引量:6 2022年 基于系统级封装(System in Package,SiP)技术,结合自研自主可控DSP处理器 “魂芯”II-A和多片DDR3颗粒,详细介绍了一款高速动态存储 控制一体化SiP设备的设计 方案和仿真验证分析结果。重点介绍了此款SiP的电路拓扑设计 、版图设计 ,并从拓扑结构波形仿真、DDR3时序裕量计算、与板级实现方案对比三方面对其PCB后仿进行了分析和验证,仿真结果符合规范要求,证明了所采用的Fly-By拓扑适用于CPU与多片DDR3颗粒所组成的一体化SiP设备,且SiP设备性能优于板级实现方案。 张小蝶 邱颖霞 邱颖霞 邢正伟关键词:DDR3 高速电路 SIP 信号完整性
相关作者
潘立阳 作品数:191 被引量:79 H指数:3 供职机构:清华大学 研究主题:快闪存储器 存储器 阵列结构 存储阵列 电路 陈培毅 作品数:109 被引量:183 H指数:7 供职机构:清华大学信息科学技术学院微电子学研究所 研究主题:SIGE HBT 量子点 UHV/CVD SIGE_HBT 魏榕山 作品数:319 被引量:71 H指数:4 供职机构:福州大学 研究主题:混合结构 输入端 低功耗 逻辑功能 电路 邓宁 作品数:54 被引量:6 H指数:1 供职机构:清华大学 研究主题:血压 脉搏波 存储器 动脉血压 心动周期 王旭 作品数:30 被引量:19 H指数:2 供职机构:河北大学 研究主题:存储器设计 存储器 多层膜结构 铁酸铋 铁电